メモリレベルの並列性
メモリレベルの並列性（メモリレベルのへいれつせい、英: Memory level parallelism, MLP）はコンピュータアーキテクチャにおける用語で、 複数のメモリ操作、特にキャッシュミスを同時に遅延させられる能力を指す。 MLP は ILP、すなわち命令レベルの並列性の一形態と考えることもできる。
メモリレベルの並列性（メモリレベルのへいれつせい、英: Memory level parallelism, MLP）はコンピュータアーキテクチャにおける用語で、 複数のメモリ操作、特にキャッシュミスを同時に遅延させられる能力を指す。 MLP は ILP、すなわち命令レベルの並列性の一形態と考えることもできる。
メモリレベルの並列性（メモリレベルのへいれつせい、英: Memory level parallelism, MLP）はコンピュータアーキテクチャにおける用語で、 複数のメモリ操作、特にキャッシュミスを同時に遅延させられる能力を指す。 MLP は ILP、すなわち命令レベルの並列性の一形態と考えることもできる。
出典: Wikipedia「メモリレベルの並列性」 · CC BY-SA 4.0
この記事を共有: X · Bluesky