形式等価判定

形式等価判定（けいしきとうかはんてい、（英: formal equivalence checking）は EDAの一部であり、デジタル集積回路の開発過程において、ある回路設計についての2つの表現が同じ振る舞いを表していることを形式的に証明するために用いられる手法。 == 等価判定と抽象化レベル == 一般に、抽象化レベルの異なる（タイミングの詳細さも異なる）ものの機能的等価性の定義は様々である。